Dado Electronico

by Jorge Mario Garzón Rey 12:08, 9 August 2011 (COT)

= Descripción =

El sistema corresponde a una versión electrónica de un dado convencional de 6 caras. El sistema fue implementado por medio de componentes y dispositivos lógicos disponibles en el mercado colombiano. El sistema posee las características de un diseño secuencial estructurado por lo que es en su totalidad sincrono y cuenta una señal de RESET en activo alto.

El dado cuenta con una interfaz de LEDS organizados en forma que asemeja a la distribución  de un dado tradicional. EL sistema cuenta con aun señal de selección con la cual el sistema toma la funcionalidad de contador ascendente binario.

El núcleo del sistema se encuentra en una descripción VHDL sintetizada en una PAL22V10.

= Diagrama de Bloques = El sistema cuenta con 6 Bloques funcionales principalmente:

http://157.253.195.146/public/tools/ProjectsCourses/CPLDs/Dado/DADO1.pdf

La señal de RESET activa en alto llevará al sistema a un estado conocido, es decir, los leds se encontrarán apagados. La señal de SELECCION permite elegir el modo de operación del sistema, de manera que si se encuentra en '1' lógico se observara el funcionamiento tradicional de un dado. Por el contrario si encuentra en '0' lógico se observará el funcionamiento de un contador binario ascendente. De esta forma si la señal de RESET se encuentra en '0' lógico y la señal de SELECCION en '1' lógico, al pulsar y soltar el botón de la señal de START se generará un número seudo-aleatorio en las salidas del sistema.
 * Regulador de voltaje: Asegura a su salida un voltaje de 5V como alimentación de los demás bloques. Se encuentra basado en un IC LM7805.
 * Reloj: Genera la señal de reloj del sistema, se basa en una un NE555 en configuración aestable. Posee una resistencia variable para ajusta la frecuencia dentro de una rango limitado.
 * Leds: Son la interfaz de salida con el usuario que consta de 7 leds en serie con resistencias de 220 ohm en configuración de activo en bajo.
 * Boton Start: Pulsador en activo en alto que da la señal de inicio de generación de la secuencia psuedo aleatorio.
 * Interruptores Reset & Select: Interruptores en activo en alto tipo DIP como interfaz de usuario de entrada para la señal de RESET del sistema y de SELECCIÓN.
 * Control: Consiste una maquina de estados cuyas transiciones están asociada  la señal de selección. Se basa en una descripción VHDL sintetizada en  una PAL22v10

= Archivos Fuente =


 * Proyecto fuente y archivos de simulación en Xilinx ISE 13.1 [[Media:DADO- ISE.zip|Download]]
 * Proyecto fuente y archivos de síntesis en Warp [[Media:DADO-WARP.zip|Download]]
 * Archivo de Programación .JED [[Media:DADO.jed|Download]]

= Prototipo Final = Diseño de PCB y chasis por Johan Sebastian Macias Yepes ([mailto:js.macias121@uniandes.edu.co |js.macias121@uniandes.edu.co])

Vídeo de demostración
sf7rO5Zhebc